(7) Japanese Patent Application Laid-Open No. JP1-155435 (1989)

"Square-Root Computation Method"

The following is an extract relevant to the present application.

5

The present invention relates to a square-root computation method.

The present invention performs the following computing equation for obtaining a square root from an operand with a radix of 2 by a square-root extraction method.

$$R_n = R_{n-1} - (4 * A_{n-1} + 1)$$

10

15

wherein R_{n-1} = residual in the previous cycle

 A_{n-1} = intermediate result up to the previous cycle

When the computation result is $R_n<0$, "0" is provided as a partial solution while in other cases "1" is provided as a partial solution. Further, when $R_n<0$, R_{n-1} is provided as a partial residue while in other cases what is left-shifted from R_n by two bits is provided as a partial residue.

The partial solution as aforementioned is repeatedly added to a result which is left-shifted from the intermediate result up to the previous cycle by one bit, thereby obtaining a square root.

⑱ 日本国特許庁(JP)

(1) 特許出願公開

四公開特許公報(A) 平1-155435

@Int.CI.4

織別記号

庁内整理番号

❷公開 平成1年(1989)6月19日

7/552 G 06 F

7/52

7056-5B A-7056-5B

審査請求 未請求 発明の数 1 (全10頁)

平方根演算処理方式 69発明の名称

> 附 昭62-314477 ②符

願 昭62(1987)12月11日 多出

柳 田 伊 明 者

昌 宏 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

四発 明 治

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

富士通株式会社 の出願

弁理士 井桁 70代 理

神奈川県川崎市中原区上小田中1015番地

1. 発明の名称

平方根资算処理方式

2. 特許請求の範囲

基数2のオペランドから関平法によって平方根 を求める演算式

 $R_n = R_{n-1} - (4 + A_{n-1} + 1)$

但し、Ra-i: 前サイクルでの余り

A...: 前サイクル迄の中間結果 を計算し、R。 <0 であれば'0'を、それ以外で あれば '1'を部分解とし、且つ、R。 <0 の場合 にはRa-1 を、それ以外の場合はRa を2ピット 左シフトしたものを部分剰余とし、

前サイクル迄の中間結果を1ピット左シフトし た結果に、上記部分解を加えることを繰り返して 平方根を求めるのに、

少なくとも、除数レジスタ(1) と、除倍数阻路 (2) と。該除倍数の結果を保持する減数レジスタ

(3) とを備えた高基数非回復型除算装置に、オペ

ランドを複数する被関平数レジスタ(6) と、

上記置数されたオペランドを1演算サイクル毎 に2ピット左シフトして、上記高基数非国復型除 算装置の部分剩余レジスタ(5) に伝達する手段 (O) ¿,

上記演算サイクル毎に、上記除数レジスタ(1) を 1 ピット左シフトして帰還する手段 (③) と、

上配部分剰余レジスタ(5) の値から上記除数レ ジスタ(1) の値を1ビット左シフトして4倍した ものを滅算したときに、加算器(4) から得られる キャリ信号を、上記除数レジスタ(1) の最下位ピ ットに帰還して、平方根の部分解を得る手段 (**倒)と、**

上記演算サイクル毎に、部分剰余レジスタ(5) を2ピット左シフト (②) したもの(Rn-1)と、上 記彼算処理によって得られる部分剰余(R。) との 何れかを、上記キャリ信号の値によって選択して、 上記部分刺索レジスタ(5) に置数し、当該演算サ ィクルでの部分刺氽とする手段(⑤)とを設けて、

当該高法数非回復型除算装置を用いて平方根減

算処理を行う方式において、

前サイクルでの部分剰余を置数した部分剰余レジスタ(5) から波算すべき前サイクルの部分中間結果(A_{n-1}). $O(A_{n-1}) \times A$ を生成するのに、

1 サイクル前の中間結果(1) を 1 ピット左シフトして '×4'を行う第 1 の手段と、

今回の演算サイクルで得られた部分解(キャリ)を1ピット左シフトして *×4'を行うと同時に、該部分解(キャリ)を、上記除数レジスタ(1)の最下位ピットに置数する第2の手段と、

上記第1の手段と第2の手段の結果を上記減数 レジスタ(3) で合成する第3の手段と、

上記資算結果であるキャリ協号の極性に応じて、 上記部分割余レジスタ(5) の前サイクルの結果(Bani)を選択するか、今回の演算によって得られた部分割余(Ba) を選択する切り替え手段(⑤) とを設けて、

上記恭数2のオペランドから関平法によって平 方根を求める演算式、

 $R_{n} = R_{n-1} - (4*A_{n-1} + 1)$

にはB... を、それ以外の場合はR. を2ピット 左シフトしたものを部分類余とし、

前サイクル迄の中間結果を1ビット左シフトした結果に、上記部分解を加えることを繰り返して 平方祖を求める平方祖演算処理方式に関し、

関平法による平方根領算を、引き離し法による 高基数非国復型散算装置を用いて1 演算サイクル で1 桁の平方根を得ることを目的とし、

少なくとも、除数レジスタと、除倍数回路と、 核除倍数の結果を保持する減数レジスタとを増え た高基数非回復型除算装置に、オペランドを置数 する被関平数レジスタと、上記置数されたオペレント 上記高基数非回復型除算装置の部分利金に、上記高基数非回復型除算装置の部分利金に、上記 に伝達する手段と、上記鏡算サイクル毎に、上記 を数レジスタを1ビット左シフトして帰還する 段と、上記部分別金レジスタの値を1ビットを シスタの値を1ビットを シスタの最をしたときに、加算器から得られるキャリ借 号を、上記除数レジスタの最下位ビットに帰還し を処理することを特徴とする平方根演算処理方式。

3. 発明の辞組な説明

(目 次)

概要

歯獄上の利用分野

従来の技術と発明が解決しようとする問題点 問題点を解決するための手段

作用

実施例

発明の効果

(概要)

基数2のオペランドから関平法によって平方根 を求める演算式

 $R_{n} = R_{n-1} - (4 = A_{n-1} + 1)$.

低し、Ra-ι: 前サイクルでの余り

 A_{n-1} : 前サイクル迄の中間結果を計算し、 B_n < 0 であれば '0'を、それ以外であれば '1'を部分解とし、且つ、 R_n < 0 の場合

て、平方根の部分解を得る手段と、上記演算サイ クル毎に、部分鶫余レジスタを2ピット左シフト したもの(Pa-1)と、上配減算処理によって得られ る部分財命(Ra) との何れかを、上記キャリ信号 によって選択して、上記部分剰余レジスタに置数 して、当該浦箕サイクルでの部分剰余とする手段 とを設けて、当該高基数非回復型除算装置を用い て平方根演算処理を行う方式において、前サイク ルでの部分剰余を置数した部分剰余レジスタから、 遊算すべき敵サイクルの部分中間結果である(Am-1) の(8a-1)×4 を生成するのに、1サイクル前の中 関結果を1ビット左シフトして '×4'を行う第1 の手段と、今回の資算サイクルで得られた部分解 (キャリ) を 1 ビット左シフトして '×4'を行う と同時に、該部分解(キャリ)を、上配除数レジ スタの最下位ビットに置数する第2の手段と、上 起第1の手段と第2の手段の結果を上記減数レジ スタで合成する第3の手段と、上記演算結果であ るキャリ信号の極性に応じて、上記部分剰余レジ スタの前サイクルの結果(Ra-1)を選択するか、今

図の演算によって得られた部分剰余(R。) を選択 する切り替え手段とを設けて、上記基数2のオペ ランドから関平法によって平方根を求める演算式、

Rm =Rm-4 - (4*Am-1 +1)

を処理するように構成する。

(産業上の利用分野)

本発明は、基数2のオペランドから関平法によって平方根を求める演算式

 $R_n = R_{n-1} - (4 * A_{n-1} + 1)$

低し、R=-ı: 前サイクルでの余り

 A_{n-1} : 前サイクル迄の中間結果を計算し、 R_n <0 であれば '0'を、それ以外であれば '1'を部分解とし、且つ、 R_n <0 の場合には R_{n-1} を、それ以外の場合は R_n を2 ビットたシフトしたものを部分刺象とし、

上記部分解を、前サイクル迄の中間結果を1ビット左シフトした結果に加えることを繰り返して 平方根を求める平方根演算処理方式に関する。

最近の計算機技術の進歩に伴って、終計算機に

算装置を使用して平方根浪算を行う場合、平方根の中間結果、即ち、部分解が除数レジスタ(DSR) の最下位ピットに帰還される為、1 桁の平方根を得るのに、演算結果のキャリ信号を除数レジスタ(DSR) にセットするサイクルと、接除数レジスタ(DSR) の値に基づいて、除倍数×除数(具体的には、除数の4倍数)を求めるサイクルの2演算サイクルを必要とする問題があり、この処理を除算方式に影響を与えることなく1演算サイクルで行う平方根演算処理方式が平方根演算の高速化に必要となる。

(従来の技術と発明が解決しようとする問題点) 第4回は従来の平方根演算処理方式を説明する 図であって、(a) は除算回路を示し、(b) は該除 算回路を用いて、1 演算サイクルで平方根の1 桁 をえる平方根演算回路を示している。

一般に、平方根を求める手順において、各演算サイクルでのオペランドと中間結果 (即ち、部分解) との間には、

よるデータ処理の多様化と、処理量の増加が進展 し、該計算機に対する処理能力の向上が求められ ており、科学技術計算の分野で用いられるが不可 資質についても、その高速化が要求されるが、 平方根の複算を高速に処理する為に、専用の 根液算回路を設けることはハードウェア量の増加 が大きいことから、使用類度の比較的少ない子方 根液算を経済的に、且つ高速に処理できる平方根 液算処理方式が求められることになる。

一方、平方根資算は、高基数非回復型除算装置と云った、所謂引き離し法の除算方式とその手順が類似していることから、例えば、上記高基数非回復型除算装置に、該平方根資算に必要な回路を、該除算装置での除算速度に影響を与えない方法で付加して行う平方根演算処理方式が知られている。

上記引き離し法の除算方式によって高速の除算を実現することを目的として、除倍数を減数レジスタに置数する形式の高級数非回復型除算装置の構成法を、本願出願者は特開略 60-160438号公報で開示しているが、このような高基数非回復型除

と表すことができる関係がある。

但し、ar=前サイクル迄に求めた中間結果

r - 基数

a,b 一整数。

c□実数≦『

である.

これより、 c を發小 (≧0) にするように b を 計算すれば次の中間結果を求めることができる。 ここで、オペランドから中間結果の2乗を引い

ここで、オペランドから中国稻米の2米を51° た余りを"Rc"とすると、

Rc=オペランドー (a r)* ② と掛けるので、①式と合わせて変形すると、

 $Rc = (a r + b)^{g} + c - (a r)^{2}$

- (ar)*+2 ar b + b* + c - (ar)*

= 2 a r b + b * + c

∴ Rc-(2arb+b³) - c③
一方、cは r≥c≥0であるから、bの範囲

は上記の式より、

となる.

ここで、 r = 2、即ち、2 遺数の場合の平方根 の演算処理方式について考えてみると、④式より、 b = 0、又は1となる。

従って、b-1と仮定して、上記の式に代入すると、

と該中間結果 b を決めることができる。そして、 c は次のサイクルの余り'Re'となる。

上記の国式は、引き離し法による除算の演算式である。

除倍数×除数(aD)を置数する為の減数レジスタ(S R1,2,3)を設けて、1 演算サイクルタイムを短く して高速の除算を行うことができる高基数非回復 型除算装置を、前述の特開昭 60-160438号公報に 開示している。

この方式においては、上記録倍数×除数(mD)の全てのケースを予め計算して、減数レジスタ(SR1~3)に置数できるようにしておき、各資算サイクルにおいて出力される部分商予阅値mによって、その一つを選択し、除減数レジスタ(SR1~3)に置数することで、1資算サイクルタイムを狙くして、且つ接1資算サイクルタイムで1桁の除算結果を得るものである。

然しながら、この高基数非回復型除算装置を用いて、上記開平法による平方根資算を行う場合には、該除算装置の加算回路のキャリとして得られる1桁の部分解を、豊譲除算回路の除数レジスタ(DSR) の最下位ピットに帰還して更新する必要がある為、前述の、基数2のオペランドから開平法によって平方根を求める演算式

m=除倍数(部分予測商)

と類似しており、該引き離し法による除算回路を 用いて平方根視算ができることが分かる。

第4回の (a) は接除算回路の構成例を示したものであり、(b) は接除算回路を用いて、上記母式に基づいて平方根演算回路を構成した例を示したものである。

上記平方根演算方式の導出過程。及び構成例については、例えば、文献「『除算演算と平方根演算の為の共用ハードウェア"・ジョージS・テイラー者。米国電気電子工学協会・1981』("COMPATIBLE HARDWARE FOR DIVISION AND SQUARE ROOT" George S. Taylor、IBBE、1981)」に示されているが、本図からも明らかな如く、この除算方式においては、除倍数×除数(m0)を置数する為の減数レジスタ(SR)を持っていない為、除算での1減算サイクルに必要な時間が長くなると云う問題がある。

そこで、本臓出腺者は、除数(D) は最初に一度 除数レジスタ(DSR) に置数すると、該除算の演算 が終了する窓皮化することがないことに着目して、

 $R_n = R_{n-1} - (4 + A_{n-1} + 1)$

但し、R_{n-1} : 前サイクルでの余り(Rc),

 A_{n-1} : 前サイクル迄の中間結果(a)を計算し、 R_n < 0 であれば '0' を、それ以外であれば '1'を部分解とし、且つ、 R_n < 0 の場合には R_{n-1} を、それ以外の場合は R_n を 2 ビット
左シフトしたものを部分剰余とし、

上記部分解を、前サイクル迄の中間結果を1ビット左シフトした結果に加えることを繰り返して平方根を求める演算を行おうとすると、「4*Aa---」を複数レジスタ(SR1~3)に置数するサイクルと、設置数された「4*Aa---」を用いて前サイクルの部分刺象「Ra---」」から減算するサイクルの2サイクルを必要とし、当該高速化された高基数非回復型除算数置を用いて平方根演算を行う場合には高速化できないと云う問題があった。

本発明は上配従来の欠点に鑑み、除倍数×除数 (mD)の結果を、そのサイクルで得られる部分選予 減値mに基づいて選択し、減数レジスタ(SR1~3) に置数する方式の高益数非回復型除算装置を用い

特開平1-155435(5)

て、基数2のオペランドから関平法によって平方 根を求める資算式

Rn = Rn-1 - (4+An-1 +1)

但し、Ra-ı: 前サイクルでの余り(Rc).

A_{n-1}: 前サイクル迄の中間結果(a) の演算を 1 演算サイクルで行うことで、 1 桁の平方根 (部分解) を 1 演算サイクルで得る平方根演算処理方式を提供することを目的とするものである。

(問題点を解決するための手段)

第1図は本発明の平方根資算処理方式の原理図 である

上記の問題点は、下記の如くに構成された平方 根波算処理方式によって解決される。

基数 2 のオペランドから関平法によって平方根を求める演算式

 $R_{-} = R_{--} = -(4 + A_{--} + 1)$

但し、R_{n-1} : 前サイクルでの余り

A--:: 前サイクル迄の中間結果

得られるキャリ信号(CABRY) を、上記除数レジスタ(DSR) 1 の最下位ビットに帰還して、平方根の部分解を得る手段④と、

上記演算サイクル伝に、部分剰余レジスタ(PR) 5を2ビット左シフトしたもの(R_{n-1})と、上記城 算処理によって得られる部分剰余(R_n) との何れ かを、上記キャリ信号(CARRY) の値によって選択 して、上記部分剰余レジスタ 5に置数し、当該该 算サイクルでの部分剰余とする手段⑤とを設けて、

当線高基数非回復型除算装置を用いて平方根線 算処理を行う方式において、

上記オペランドの上位 2 ピットを置散した部分 刺念レジスタ(PR) 5 から減算すべき前サイクルの 部分中間結果 (A_{n-1}) の $\overline{(A_{n-1})} \times 4$ を生成するのに、

1 サイクル前の中間結果(A₄₋₁)(DSR) 1 を 1 ビット左シフトして '×4'を行う第1の手段と、

今回の演算サイクルで得られた部分解(キャリ)を1ビット左シフトして '×4'を行うと同時に、該部分解(キャリ)を、上記除数レジスタ(DSR) 1 の最下位ビットに置数する第2の手段と、

を計算し、 $R_n < 0$ であれば'0'を、それ以外であれば'1'を部分解とし、且つ、 $R_n < 0$ の場合には R_{n-1} を、それ以外の場合は R_n を 2 ビット左シフトしたものを部分剰余とし、

上記部分解を、前サイクル迄の中間結果を 1.ビット左シフトした結果に加えることを繰り返して 平方根を求めるのに、

少なくとも、除数レジスタ 1と、除倍数回路 2 と、接除倍数×除数の結果を保持する複数レジスタ 3とを備えた高基数非回復型除算装置に、オペランドを置数する被開平数レジスタ(SQR) 6 と、

上記置数されたオペランドを1 演算サイクル毎に2 ピット左シフトして、上記高落数非回復型除算装置の部分剰余レジスタ(PB) 5に伝達する手段のと、

上記検算サイクル毎に、上記除数レジスタ(DS B) 1 を 1 ピット左シフトして帰還する手段(3)と、 該部分刺氽レジスタ(PR) 5の値から上記除数レ ジスタ(OSR) 1 の値を 1 ピット左シフトして 4 倍 したものを練算したときに、加算器(ADD) 4 から

上記第1の手段と第2の手段の結果を上記波数 レジスタ(SR3) 3 で合成する第3の手段®と、

上配演算結果であるキャリ信号(CARRY) の値に 吃じて、上配部分割余レジスタ(PR) 5の前サイク ルの結果(Ra-1)を選択するか、今回の演算によっ て得られた部分割余(Ra) を選択する切り替え手 殴動とを設けて、

上記基数2のオペランドから関平法によって平 方根を求める演算式、

R_n =R_{n-1} -(4*A_{n-1} +1) を処理するように構成する。

(作用)

即ち、本発明によれば、基数2のオペランドか ら関平法によって平方根を求める演算式

Rm = Rm = t - (4=Am = t +1)

但し、Ra-ι: 前サイクルでの余り

A_{n-1}: 前サイクル迄の中間結果を計算し、B_n < 0 であれば '0'を、それ以外であれば '1'を部分解とし、且つ、B_n < 0 の場合

にはR...を、それ以外の場合はR. を2ピット 左シフトしたものを部分剰余とし、

上記部分解を、前サイクル迄の中間結果を1ビット左シフトした結果に加えることを扱り返して 平方根を求める方式である。

上記の演算式における滅算を補数を用いた加算 に書き替えると、

$$R_{n} = R_{n-1} - (4 + A_{n-1} + 1)$$

$$= R_{n-1} - 4 + A_{n-1} - 1$$

$$= R_{n-1} + 4 + A_{n-1} + 1 - 1$$

$$= R_{n-1} + 4 + A_{n-1}$$

となる。

この加算を行うのに必要な4をAn-1 を求める場合、従来方式においては、除数レジスタを1ビット左シフトすると同時に、該平方根演算で求めた部分解であるキャリ信号(CARRY)を、1ビット左シフトした上記除数レジスタ(DSR)の最下位ビットに帰還して更新し、該更新した除数レジスタ(DSR)の1の補政をとったものを4倍して、波数レジスタ(SR3)にセットする処理となる為、1桁の

えた引き難し法による除算施置を用いて平方根演算を行う際に必要な、

Ro = Ro-1 - (4+Ao-1 +1)
なる演算を 1 演算サイクルで実行でき、最小限の
ハードウェアを付加するだけで、高速の平方根演算処理方式が実現できる効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。 前述の第1図が本発明の平方根演算処理方式の 原理図であり、第2図は本発明の一実施例を模式 的に示した図であって、第1図、第2図における 被関平レジスタ(SQR) 6. 験数レジスタ(DSR) 1 を 1 ピット左シフト(1 bit-LBFT-SRIFT)する手段③。 部分剰余レジスタ(PR) 5を2 ピット左シフト(2 b it-LBFT-SBIFT)する手段②。加算器(ADD) 4 から のキャリは号(CARRY) と、前サイクルの除数レジ スタ(DSR) とを用いて、4・A_n-1 を複数レジスタ (SR3) 3 で合成する手段⑤。及び終キャリ信号(C ARRY) の値によって、部分剰余レジスタ(PB) 5に 部分解を得るのに 2 演算サイクルを必要としていた。

そこで、本発明においては、複数レジスタ(SR3)にセットする値を上記更新した除数レジスタ(DSR)からではなく、更新前、即ち、前サイクルの除数レジスタ(DSR)の値を1ビット左シフト(即ち、2倍)したものの4倍したもの(従って、8倍したもの)の1の補数をとったものと、当該資算サイクルで得られた部分解(キャリ信号(CARRY))を8倍、即ち、3ビット左シフトしたものの1の補数をとったものとを、該渡数レジスタにセットするようにする。

従って、本発明においては、複数レジスタを備

セットする部分刺氽を選択する手段のが本発明を 実施するのに必要な手段である。 尚、全図を通し て、同じ符号は同じ対象物を示している。

以下、第1型~第3型を用いて、本発明による 平方根演算処理方式を説明する。

本発明を実施しても、引き難し法による除算装置を用いて平方根を求める基本的な動作は従来方式と特に変わることはないので省略し、ここでは、前述の基数2の研平演算式、

で必要となる4+A--- を1 演算サイクルで求める 処理を中心にして、第2 図を用いて説明する。

先ず、第2図に示した 10 サイクルにおいて、オペランドが被開平レジスタ(SQR) 6 にセットされると共に、除数レジスタ(DSR) 1、複数レジスタ(SR1 \sim 3) 3、部分剩余レジスタ(PR) 5が、それぞれクリア (1 0 $^{$

特開平1-155435(ア)

統いて、同じサイクルにおいて、被関平レジスタ(SAR) 6 の上位 2 ピットが最初の平方根を求めるのに、部分剥余レジスタ(PR) 5の最下位 2 ピットに伝達①されると共に、該被関平レジスタ(SAR) 6 の最下位 2 ピットに '00' が挿入される。

又、除数レジスタ(DSR) 1 の1の複数をとったものを3ビットシフト、即ち、上記開平演算式に必要な4=Ae-1 を求める為の4倍と、1演算処理が行われる毎に、得られた平方根(キャリ)が核除数レジスタ(DSR) 1 の最下位1ビットに置数する為に、接除数レジスタ(DSR) 1 を1ビット左シフト、即ち、2倍との合計 8倍する必要がある為に、3ビット左シフト(これを、本図においては、DSRe8 で示している)して複数レジスタ(SR3) 3にセットする。

以下、1 演算サイクルでの動作を詳細に説明する。

(1) 上記の式のR_{n-1+} 4=A_{n-1}を行う為に、滅 数レジスタ(SRS) 3 と、部分剰余レジスタ(PR) 5 が加算器(ADD) 4 において加算される。

ルにおける 1 ビットシフトと、その結果を更に、 4 倍するための 2 ビットシフトを合わせたもので ある。

(4) 部分剰余レジスタ(PR) 5は演算結果である キャリ(CARRY) の値によって、次の2通りのセッ トが行われる。

接キャリ(CARRY) が '1'であれば、加算器(ADD) 4 の結果が2ビット左シフトのされ (#2サイクル参照) 、接シフト後の下位2ビットに、被開平数レジスタ(SQR) 6 の上位2ビットがシフトインのされる。

該キャリ (CARRY) が '0'であれば、前サイクルの部分刺彙レジスタ(PR) 5が2ビット左シフト② されて、該シフト後の下位2ビットに、被開平数レジスタ (SQB) 6 の上位2ビットがシフトイン① される。

以下、同じ動作が \$1 ~の各サイクル毎に、除 数レジスタ(DSR) 1 に、上紀加算器(ADD) 4 のキ ャリ(CARRY) 信号がシフトイン(CARRY SHIFT-IN C で示す) されて保持されていく中間結果が必要 (2) 除数レジスタ(DSR) 1 は左に 1 ビットシフト(D) され、その最下位ビットに上記の加算結果のキャリ(CARRY) がシフトイン(CARRY SHIPT-IN C) される。

ここでは、前述のように、植数の加算によって 被算を行っているので、該波算の結果が正の場合 には、キャリ(CARRY) が '1' となるため、接キャ リ(CARRY) の値がその保部分解となる。

従って、減数レジスタ(SR3) 3 にセットする場合には、その 1 の補数をとった 'で' を入力する (CARRY SHIFT-IN C) 必要がある。

(3) 減数レジスタ(SR3) 3 には、前サイクルの 除数レジスタ(DSR) 1 の 1 の補数を左に 3 ビット シフトしたもの (DSR*8)をセットし、最下位から 3 ビット目に、上記キャリの 1 の補数 'C' をセットし、下位 2 ビットには、'00'の 1 の補数である '11' をセット(SHIFT-IN)する。 {第 3 図 (b)

ここで、除数レジスタ(DSR) 1 の 1 の i 動数を 3 ビットシフトするのは、前述のように、現サイク

な桁数になる迄繰り返される。

このように、本発明による平方根領算処理方式を用いれば、減数レジスタ(SR1~3) 3を値えた高速度の除算装置を共用した関平演算回路で、1サイクル毎に1ビットの部分解を求めることができ

 のとを複数レジスタ(SR3) で合成すると共に、次の演算の為に終キャリ信号(CARRY) を除数レジスタ(DSR) の最下位ピットに帰還するようにした所に特徴がある。

(発明の効果)

以上、詳細に説明したように、本発明の平方根 演算処理方式は、基数2のオペランドから開平法 によって平方根を求める演算式

 $R_{n-1} - (4 + A_{n-1} + 1)$

但し、B.-.: 前サイクルでの余り

A--: : 前サイクル迄の中間結果

上記部分解を、前サイクル迄の中国結果を 1 ビット左シフトした結果に加えることを繰り返して 平方根を求める方式において、

上記滅算を捕敢を用いた加算に書き替えると、

4. 図面の簡単な説明

第1 図は本発明による平方根資算処理方式の原理 図。

第2回は本発明の一実施例を模式的に示した図。 第3回は本発明による4*A_{n-1}の演算方式を説明 する図。

第4回は従来の平方根海算処理方式を説明する図。 である。

図面において、

- 1 は除数レジスタ(DSR),2 は除倍数回路,
- 3 は減数レジスタ(SR1~3).
- 4 は加算器(ADB),
- 5 は部分剰余レジスタ(PB).
- 6 は被関平数レジスタ(SQR),
- の~のはシフト等の動作,

CARRY はキャリ信号(C),又は部分解。

をそれぞれ示す。

化旗人 井理士 井桁貞一



-Ra-s+ 4-Aa-1

となることから、この加算を行うのに必要な、


4+4--1


 $R_n = R_{n-1} - (4*A_{n-1} + 1)$

なる演算を1没算サイクルで実行でき、最小限の ハードウェアを付加するだけで、高速の平方根演 算処理方式が実現できる効果がある。


図

紫





-179-



本発明による4*An-Tの演算方式を説明する図 第 3 図

